深度分析！半导体行业回暖，封测环节有望充分受益 | 研报推荐

注：原文为华福证券《摩尔定律重要方向，先进封装大有可为》，分析师：杨钟

• AI应用的爆火，带火了“先进封测”产业。

现在 ，AI 芯片的短缺，缺的不仅仅有芯片，还是台积电等封装厂的CoWoS 封装产能。目前，台积电、三星、英特尔等大厂加强对先进封装的能力。

此外，随着后摩尔时代来临，先进封装本身已经进入指数级增长阶段。

总的来说，当半导体行业景气回暖渐进，封测环节有望充分受益。

以下为研报内容节选：

封测是封装测试的简称，包括封装和测试两个环节。

其中，封装是指将生产加工后的晶圆进行切割、焊线塑封，并加工为成品芯片的过程，测试则是指利用专业设备对产品进行功能和性能测试。

封装的定义、作用与工艺流程

封装，指用特定材料、工艺技术对芯片进行安放、固定、密封，并将芯片上的接点连接到封装外壳上的工艺流程，其可保护芯片性能并实现芯片内部功能的外部延伸。

基本的封装工艺流程包括：晶圆减薄（wafergrinding）、晶圆切割（waferSaw）、芯片贴装（DieAttach）、焊接键合、塑封工艺、后固化工艺、测试、打标工艺（电镀、打弯、激光打印）、包装、仓检、出货等工序。

封装意义重大。一方面，在芯片制造流程中，IC芯片相当小且薄，稍不注意则会被刮伤损坏，需要对其提供一定的保护；另一方面，因为芯片的尺寸微小，不易以人工安置在电路板上，此时若封装一个较大尺寸的外壳，则会大大降低技术难度。

总而言之，半导体封装可以提升产品的性能，降低技术成本，最终实现良品率的提高和工艺节点的突破，是后摩尔时代技术创新的主流方向之一。其作用主要体现在保护、支撑、连接和散热四个方面。

测试的定义、作用与工艺流程

测试，指对芯片产品的性能和功能进行测试，并挑选出功能、性能不符合要求的产品。测试主要分为封装之前的晶圆测试（ChipProbing）和封装之后的芯片成品测试（FinalTest）。测试在确保芯片良率、控制成本、指导芯片设计和工艺改进等方面起着至关重要的作用。

封测产业链及分工环节

从半导体产业链来看，封测位于半导体产业链中游。半导体产业链的上游是软硬件材料及设备，中游是集成电路的设计、生产，下游是终端产品应用。半导体产业链中游包括设计、制造和封测三大环节。封测是产业链中游的最后一个环节，芯片经过封测之后交付给芯片设计厂，再销售给下游终端产品应用企业。

在垂直分工模式中，封测属于最后环节。半导体行业分工模式分为垂直整合（IDM）和垂直分工模式。垂直整合模式是指一家企业完整覆盖芯片设计、制造、封测环节。垂直分工模式中，芯片设计、制造和封测环节分别由芯片设计厂（Fabless）、晶圆代工厂（Foundry）和封测厂（OSAT）完成。

半导体封测产业链价值量

世界集成电路产业三业结构（设计：晶圆：封测）的合理占比为3：4：3。根据中国半导体行业协会统计，2022年中国集成电路产业销售额为12006.1亿元，其中，设计业、制造业、封测业销售额分别为5156.2亿元、3854.8亿元、2995.1亿元，三者占比依次为42.9%：32.1%：24.9%。因此，中国集成电路封装测试业的比例处于比较理想的位置。

随着AI浪潮席卷全球、政策层面积极助力、库存压力逐步释放，国内半导体产业链的短板有望迎来新窗口期，而先进封装、高端封装材料等封测领域有望率先受益。《中国半导体封测产业回顾与展望》报告指出，2023年我国封测行业销售额预计将达3060亿元，同比增长8.4%，增速远高于设计业与制造业，我国封测业未来市场潜力巨大。

在封测环节内部，封装环节占据封测价值量的绝大部分。据Gartner统计，封装环节价值占比为80-85%，而测试环节价值占比仅为15%-20%。

半导体与集成电路后道设备分类及工艺流程

半导体封装设备包括减薄机、划片机、贴片机、固化设备、引线焊接/键合设备、塑封及切筋设备、清洗与搬运设备等。

半导体测试设备则包括分选机、测试机和探针台。

集成电路后道设备主要包括贴片机、划片机、检测设备和焊线机，合计市场份额占比达到81%。

半导体封装原材料的不同种类与性能评价指标

当封装所采用的原材料类型不同时，封装产品的特质往往也有一定差异。目前常见的封装材料包括陶瓷、塑料和各类金属，封装原材料的性能与半导体封装产品的质量息息相关。

通常来说，从四个方面评价电子封装材料的性能：一是工艺性能，如黏度、流动性、凝胶化时间、后固化时间及温度等；二是湿-热机械性能，如热膨胀系数（CTE）、弯曲模量与强度、热导率、潮气扩散系数等；三是电学性能，如介电常数、击穿强度、损耗因子等；四是化学性能，如易燃性、离子杂质数量等。其中，工艺性能从工艺的角度进行评价，而其他三个性能从性能与功能的角度进行评价。

封测原材料分类及其对应市场规模占比

本章节所讨论的封装行业上游原材料主要指的是封装过程中的耗材。封装材料包括切割材料、芯片粘连材料、键合引线、封装基板、引线框架、包封材料、连接材料。根据SEMI报告，2022年，封装基板、引线框架、键合丝、包封材料、陶瓷基板及芯片粘结材料的市场规模在世界封装材料市场规模的占比分别为40%、15%、15%、13%、11%及4%。而封装材料的门槛相对晶圆材料门槛较低，中国目前已实现进口替代。

封装工艺全流程中的原材料使用

用一句话概括半导体封装中各种原材料的用途：半导体封装是使用切割材料将成品晶圆切割成小块芯片，然后使用芯片粘连材料、键合引线将芯片固定在封装基板或引线框架之上，最终在芯片表面覆盖包封材料（模塑料）并用连接材料将其连接于底板的过程。

封装原材料市场规模

全球封装材料市场规模保持高速增长。根据SEMI的报告，2022年全球半导体封装材料市场规模达到280亿美元，较2021年同比增长17%。值得注意的是，全球封装材料市场规模已连续三年保持10%以上的同比增长率。

而受益于下游及终端应用领域的快速增长，近年来我国封装材料市场需求井喷式扩张，行业整体呈现也稳步增长趋势。2022年我国半导体封装材料市场规模已达462.9亿元，其中引线框架市场规模为118.7亿元，封装基板市场规模105.3亿元，其他材料238.9亿元。

封装基板（IC载板）——芯片封装的基座

封装基板，又称IC载板，是一类用于承载芯片的线路板，它属于PCB的其中一个分支。封装基板具有高密度、高精度、高性能、小型化及轻薄化的特点，可为芯片起到支撑、连接、散热和保护的关键作用。封装基板的产品工艺随着封装形式的发展而不断演进，历经从减成法到半加成法、从打线到倒装、从有机基板到复合基板等多次升级。

引线框架——与外部导线连接的桥梁

引线框架是指用于连接半导体集成块内部芯片的接触点和外部导线的薄板金属框架，在半导体封装材料市场中占比达15%。引线框架主要由两部分组成：芯片焊盘和引脚。在封装过程中，芯片焊盘为芯片提供机械支撑，而引脚则连接芯片到封装外的电学通路。引线框架借助于键合材料使芯片内部电路引出端（键合点）通过内引线与外引线的电气连接形成电气回路，它起到和外部导线连接的桥梁作用。

键合引线——引线框架型封装的生命线

键合丝是芯片和引线框架间的连接线。键合丝产品按照材质不同可分为键合金丝、键合铜丝、键合银丝和键合铝丝等。

由于黄金具有化学性能稳定、抗氧化，不与酸和碱发生反应等特性，因此黄金制成的键合金丝具有延展性好、导电性能佳、金丝球焊速度快及可靠性高等特点，是键合丝各品种中使用最早、用量最大的一类。

但受到金价较高和键合铜丝生产技术不断发展的影响，近年来，键合金丝占比不断下降，铜丝占比不断提升。而银丝成本也低于金丝，且其键合过程不需要保护气体，所以银丝也成为了除铜丝以外替代金丝的另一种键合丝材料。

包封材料——塑封环节主要原材料

包封材料能够避免芯片发生机械或化学损伤，并保证芯片功能稳定实现。因此，包封材料又被称为集成电路的“外壳”。

我国半导体封装中90%以上采用塑料封装，而在塑料封装中，有97%以上利用环氧塑封料（EMC）作为包封材料。因此，环氧塑封料已成为半导体行业发展的关键支撑产业。

半导体封装的分类方式与技术领域

封装技术具有多种分类口径。目前主流的分类方式包括按组装方式分类、按引脚分布形态分类、按封装材料分类和按气密性分类等。

封装技术几乎覆盖了所有科学技术领域。除了信息技术、工业技术外，封装技术还涉及物理学、化学、电子工程、计算机工程、机械工程、材料科学与工程、化学工程、商学、经济学、管理学及环境工程学等。其中，封装主要包含了三个方面的技术，即电学、材料科学与工程和机械学方面的技术。

封装技术的四个等级

半导体封装技术与器件的硬件结构关系紧密。硬件结构可以分为有源元件和无源元件：有源元件是指需要外部电源才能实现特定功能的器件，例如半导体存储器和逻辑半导体；无源元件是指不具备放大或转换电能等主动功能的器件，例如电阻器和电容器。

电子封装技术涵盖的内容广泛，根据硬件结构的装载顺序，封装大体可分为0级封装到3级封装四个不同等级。

封装技术要求

微电子产业的发展给封装技术带来全新要求。随着集成电路产业的高速发展，需要集成在芯片上的功能日益增多，整个系统的功能都需要集成在一块芯片上，因此芯片的集成度标准提高。除此之外，为了轻便或便于携带，小型化也是芯片发展的一个重要趋势。集成电路的不断发展对电子器件的封装技术提出越来越高的要求。

传统封装与先进封装的划分与关联

目前半导体封装技术可分为基板型封装和晶圆级封装。根据有无焊线，基板型封装可分为传统封装与先进封装，而晶圆级封装本身即属于先进封装。此外，使用倒装（FC）技术、硅通孔（TSV）技术、多芯片组件技术（MCM）等先进技术也是先进封装的主要特征之一。

先进封装的发展可分为两个方向：

• 小型化：3D封装可以突破传统的平面封装的概念，通过单个封装体内多次堆叠，实现存储容量的倍增。
• 高集成：SiP能将数字/非数字功能、硅/非硅材料、CMOS/非CMOS电路，以及光电、MEMS、生物芯片等器件进行集成，大幅提升性能。

传统封装——技术突破开启新阶段

目前，业界主要以是否采用焊线为标准，区分传统封装和先进封装。二者的主要区别在于产品工艺复杂程度、封装形式、封装技术、封装材料是否为行业前沿等。

以新技术的突破为节点，传统封装的发展历经通孔插装型、表面贴装型和球栅阵列型三个阶段。

相较于先进封装，传统封装具有性价比高、产品通用性强、使用成本低、应用领域广等优点。由于汽车、消费电子中采用的模拟芯片、功率器件、分立器件、MCU等核心芯片对于小型化和集成化的要求较低，对可靠性和稳定性的要求较高，因此传统封装市场仍将保持稳定成长。

根据Yole统计，2022年，全球传统封装市场规模约为430亿美元，仍大于先进封装市场规模；预计传统封装市场规模在2021-2026年的CAGR为2.3%，增长稳定。

先进封装——后摩尔时代的璀璨明珠

摩尔定律由英特尔创始人之一戈登·摩尔提出，其核心内容为：集成电路上可以容纳的晶体管数目，在大约每经过18-24个月便会增加一倍，即处理器的性能每隔两年左右翻一倍。

近几年来，随着芯片工艺的发展，硅的相关工艺水平逐渐进入物理瓶颈期：

• 一方面，鳍式场效应晶体管技术在沿用到5nm制程后陷入瓶颈。该技术能够改善电路控制、减少漏电、缩短晶体管栅长。厂商计划使用可以进一步减少漏电、增加驱动电流的闸极环绕场效应晶体管等新技术进行突破，但相关配套技术和设备还并不成熟，实现难度仍然较大。
• 另一方面，技术节点的缩小需要制造设备更新迭代，使得集成电路制造成本越来越高，仅有少数龙头企业有能力继续攻克制程难题，晶体管缩小的进程愈加困难。

基于此，摩尔定律逐步失效，后摩尔时代到来。

随着摩尔定律逼近物理极限，依赖器件特征尺寸缩微来获得成本、功耗和性能方面的提升变得越来越困难。近年来，手机处理器、射频芯片、CPU/GPU、汽车芯片、AI芯片等应用场景在低功耗、高性能、小型化和多功能化等方面对芯片提出更高需求，故先进封装受到广泛重视。

不再使用引线框架的先进封装具有小型化和高集成的特点，能够实现封装方案的更多可能。先进封装由于能够提升产品性能、降低制造成本，逐渐成为后摩尔时代实现节点突破的主流方向。

先进封装——变革创新，影响深远

在先进封装中，2.5D/3D封装是未来的发展主线，同时传统的基于引线键合的引线框架类封装也在不断发展和进步以适应不同的产品应用。

自20世纪90年代中期，集成电路封装体的外观（形状、引脚样式）并未发生重大变化，但其内部结构发生了三次重大技术革新，分别为：倒装封装（FlipChip）、系统级封装（SiP-SysteminaPackage）和晶圆级封装技术（WLCSP-WaferLevelChipScalePackage）。

先进封装与传统封装的主要区别：

• 先进封装给芯片的功能拓展增加了可能性。
• 功能密度的提升：先进封装可减少空间占用；
• 缩短互连长度：传统封装中，引线穿过外壳和引脚需要数十毫米甚至更长，先进封装将互联长度从毫米级缩短至微米级，提升芯片的性能和功耗；
• 实现系统重构：电子系统的构建可在芯片级基板级进行，在封装内部即可实现所谓系统级封装。

先进封装主要特征与发展趋势

先进封装较传统封装，提升了芯片产品的集成密度和互联速度，降低了设计门槛，优化了功能搭配的灵活性。例如，倒装将芯片与衬底互联，缩短了互联长度，实现了芯片性能增强和散热、可靠性的改善。

先进封装的主要特征包括：封装元件概念演变为封装系统；单芯片向多芯片发展；平面封装（MCM）向立体封装（3D）发展；倒装连接、TSV硅通孔连接成为主要键合方式等。具体的先进封装囊括倒装、晶圆级封装以及POP/Sip/TSV等。

封装技术的演变历程与工艺解析

根据《中国半导体封装业的发展》，全球封装技术经历了五个发展阶段。当前全球封装行业的主流处于以CSP、BGA封装为主的第三阶段，并向第四、第五阶段的SiP、SoC、TSV等封装迈进。

近年来，国内领先封装企业通过自主研发和收购兼并等方式逐步掌握第三、四、五阶段的部分先进封装技术，但国内市场主流封装产品仍处于第二、三阶段，整体发展水平与国外仍存在一定差距。

Chiplet应运而生，化整为零优势显著

Chiplet正是先进封装技术的重要应用，亦是后道制程提升AI芯片算力的最佳途径之一。AI大模型等新一代信息技术加速演进，对算力资源提出更高要求，也加速了芯片性能的发展。传统芯片的设计与制造通常采用单片式SoC方案，将多个负责不同类型任务的单元通过光刻的形式制作到同一块晶圆上。但传统SoC在算力时代下面临着许多挑战：随着芯片尺寸的增加与工艺节点的逐渐减小，良率不断降低从而引起硬件成本飙升；传统SoC方案采用统一的工艺制程，导致SoC芯片上各部分需要同步进行迭代。在上述背景下，Chiplet技术应运而生，成为芯片行业的新兴发展方案。

Chiplet的原理：旨在将大芯片“化整为零”，实现硅片级别的“解构—重构—复用”。Chiplet将原本一块复杂的SoC芯片，从设计时就按照不同的计算单元或功能单元对其进行分解，然后每个IP单元选择最适合的工艺制程进行制造，再将这些模块化的裸片互联起来，通过先进封装技术，将不同功能、不同工艺制造的Chiplet封装成一个SoC芯片。后续Chiplet芯片的升级也可以选择仅升级部分IP单元对应的Chip，而将部分IP保留，实现一种新形式的IP复用。

Chiplet的优势：

• 1.大幅降低芯片成本：不同的Chiplet可以根据需要分别进行设计，且硅片级别的IP可以复用，设计成本大幅降低；由于晶圆的缺陷率是恒定值，芯片面积越小，良率越高，所以Chiplet可有效改善良率，减少制造环节产生的成本。且当芯片面积越大、工艺制程越先进时，Chiplet的成本优势更加显著。
• 2.通过多个Chiplets级联获得性能的线性增长：如苹果可以通过堆叠两颗M1Max芯片使M1Ultra直接获得两倍M1Max的算力；
• 3.异构重组：不同IP单元可以采用不同的工艺，例如，对CPU等工艺提升敏感的模块，可以采用先进制程生产，而对I/O等工艺提升不敏感的模块，则可以采用成熟制程制造，这大大提升了芯片设计与制造的灵活性，后续选择性迭代也能缩短产品的上市周期。

Chiplet先进封装方案选择

Chiplet技术发展的基础是先进封装，而业界对Chiplet所采用的先进封装技术各有不同。传统封装技术已不能适应Chiplet技术发展的需要，因此先进封装技术在Chiplet中被大量应用：封装结构从2D到3D封装，在各个维度提高互连密度，缩小互连距离，同时降低成本；芯片焊接工艺从回流焊发展到热压焊、混合键合，芯片互连节距从100μm以上缩小到3μm甚至更小，互连带宽更大，互连质量更好。按封装介质材料和封装工艺划分，当前Chiplet的实现方式主要包括以下几种：2D封装、2D+封装、2.5D封装、3D封装。

题图源：网络