（本文编译自Semiconductor Engineering）
芯粒正日益成为半导体行业瞩目的焦点，然而，其商业化进程仍需跨越重重障碍，包括建立更多标准、提升建模技术与方法，以及投入巨额资金与实验。
但芯粒的应用前景颇为明朗。它们能够加速产品上市时间，确保在各种工艺节点上都能为特定工作负载或应用带来最佳性能，且通常较大型单片SoC拥有更高的良率。然而，当前正上演着一场激烈的较量：大型垂直整合企业力图严格界定芯粒的插槽规格，而众多初创公司、系统公司及政府机构则推崇自上而下的方法，鼓励开发者基于标准化互连探索新颖且多样的选项。
这两种路径均面临诸多挑战。西门子数字工业软件混合和虚拟系统副总裁David Fritz指出：“若拥有合适的芯粒，并能根据工艺节点灵活选择，那么就能组合出具有竞争力的差异化解决方案，而无需耗费巨资、雇佣数千名工程师，也不必面对重新设计等繁琐问题。然而，当前的情况是，那些凭借构建复杂SoC而崛起的企业，如今直接跳到了‘如何’构建芯粒的层面，却忽略了中间步骤，不清楚真正需要做什么。他们遗忘了‘我们为何要制造芯粒’这一根本问题。”
选择哪条路径，完全取决于芯粒架构师与芯粒开发团队，这通常取决于应用程序是面向广泛市场还是特定架构，如英特尔、AMD架构或RISC-V设计。
在汽车领域，OEM与一级供应商对芯粒的模块化方法颇感兴趣，但对其经济效益持怀疑态度。Fritz表示：“这虽是实现目标的另一种途径，价值主张也会有所不同，但仍然有相同的公司会对我有限的选择产生影响。因此，它正朝着错误的方向发展。进行研究当然很好，但如何更有效地探索这一分区空间，并以正确的方式实现民主化？最终，客户（无论身处哪个行业，是OEM还是一级供应商）都应拥有必要的工具，以告知芯粒开发者：‘这就是我需要你的芯粒所完成的任务。’”
一系列复杂的挑战
芯粒所面临的一项重大挑战在于如何合理划分和使用这些芯粒的系统，这涵盖了处理位置、数据存储位置以及数据在系统内的移动方式等多个方面。而制定决策的关键一环在于掌握精确的功耗、性能及热模型。
新思科技技术产品管理高级总监Tim Kogel表示：“在设计片上系统时，这些分区因素便已被纳入考量。你需决定是将功能置于中央处理器、某个AI加速器、GPU还是专用加速器上？是选择片外还是片上存储器？采用何种类型的互连？这些分区工作正是SoC架构师的日常工作。
对于芯粒而言，多芯片设计无疑为设计空间增添了新的维度，你需要决定应用程序的哪些部分应整合于同一芯粒上，又或是哪些功能需映射至不同芯粒中，这都将深刻影响数据流——即跨芯粒边界的通信。显然，这对你在顶层决策中的功耗与性能考量有着重大影响，同时，你还需就采用何种技术、何种封装技术做出另一系列决策。作为设计师，如今在设计或组装多芯片系统时，你需全面考虑这些额外的因素。”
确定芯粒内部及芯粒间的数据流通信还需面对建模的挑战，这可能会因芯粒是自主研发还是由第三方开发而大相径庭。
Kogel进一步阐述道：“采用垂直整合模式，你能够同时掌控应用程序与半导体，从而真正对两者进行优化，一切尽在掌握之中。你无需担忧互操作性问题，可选择同一工厂进行制造。这是我们从英特尔和AMD所了解的经典芯粒设计模式。他们如此操作是为了优化良率，或是因为芯粒规模过于庞大。然而，我们并未看到对互操作性和IP的强烈需求。但如今，众多趋势正使围绕多芯片构建生态系统变得愈发有趣，你需开始思考互操作性问题。这需要标准与协作，因为拥有互操作性的IP是其发挥作用的必要条件。但要设计一个既成功又优化的产品，仅凭这些还远远不够，这又回到了数据流这一核心议题。”
此处需要的是架构规范，以便以正确的方式定义产品，并确保其在所有三个维度上均表现优异。Kogel表示：“为确保通信顺畅，IP不可或缺，同时，还需纳入芯片生命管理，以监测所有部件的健康状况，确保一切仍按预期运行。这就像是一场持续的测试，确保所有站点保持健康。特别是涉及安全与保障的领域，如汽车行业，你肯定不希望这些多芯片系统在边界处遭受黑客攻击。这是安全问题的潜在风险点。你需要持续监控安全性，确保所有协议均已就位，以保障通信的安全进行。架构、软件、IP及硅芯片生命管理等各个方面均需贡献力量，才能使这项工作取得成功。”
例如，Arm已开始将芯粒集成至子系统或模块中，从而简化并加速了芯粒集成至设计的过程。Arm汽车业务高级总监Christopher Rumpf表示：“工作负载与软件是差异化的关键所在。我们仍将销售IP产品，但现在，我们也基于我们的标准化计算平台，将它们组装成更大的子系统，这有助于降低移植与验证的成本。我们认为，这是芯片未来的发展趋势。”
其他公司也在采取类似行动。例如，Cadence刚刚推出了基于Arm的芯粒系统架构的系统Chiplet。
图1：Cadence的系统Chiplet架构。
来源：Cadence
需要特定芯粒模型
为了执行芯粒所需的系统级分析，架构师与设计师面临着特定的建模需求。“首要的是性能建模，即晶体管级别的精确建模，”Cadence产品营销总监Mayank Bhatnagar解释道，“此外，在综合分析过程中，我们还需考虑热分析模型。这些对于芯粒设计至关重要，因为所有芯粒都被集成在同一个封装内，封装设计师必须了解热流的具体数值、所需散热器的数量，以及一个芯粒产生的热量将如何影响相邻的芯粒。
相较于单片设计，这一点在芯粒设计中显得尤为重要，因为在单片设计中，功率建模（如Vt随功率漂移等因素）相对容易捕捉，因为所有组件都遵循相同流程并同时进行模拟。然而，在芯粒设计中，设计师期望能够利用另一个芯粒的模型来设计当前芯粒，而无需深入探究其他芯粒的内部细节。因此，模型在此背景下的重要性愈发凸显。”
现在，这些模型通常作为设计资料的一部分提供给用户。Cadence高级产品营销部总监Arif Khan指出：“交易级模型用于评估性能，而其他均为物理模型。当客户购买IP（如UCIe）时，这些模型会作为设计资料一并提交。客户所需的热模型和物理模型（如IBIS模型及其他用于信号完整性的模型）对于确保系统正常运行至关重要，而其他模拟模型则用于确保电路按预期工作。所有这些资料均可获取。关键在于，每种模型都有其特定的应用场景。对于架构师而言，他们通常希望从性能模型入手，在更高层次上开展工作，直至准备进行物理建模时才开始深入实施设计。”
建模之所以极具挑战性，是因为它是一个不断发展的过程。“随着基于芯粒的设计日益普及，这些模型的成熟度以及工程团队的使用方法也在不断演进，”Bhatnagar表示，“基于芯粒的设计仍处于初级阶段，许多变化正在发生。例如，在热量影响方面，EDA工具如何运用这些模型以及提供何种程度的模型细节，与单片设计中的IR下降分析颇为相似。对于较新的技术而言，这往往是一个更大的挑战，意味着需要更多的细节。对于芯粒而言，模型变得更加详细，而EDA工具在利用这些细节进行更精确的分析方面也取得了显著进步。”
从技术层面来看，芯粒模型包含众多可交付成果。Alphawave Semi芯片组首席产品线经理Sue Hung Fung表示：“当我们提供标准芯粒产品组合中的芯粒（如I/O芯片组）时，我们会提供带有凸块的裸芯片。对于IP设计文件，我们提供IBIS-AMI模型和接口IP的当前配置文件。此外，我们还提供芯粒顶层和基础设施的设计IP资料，包括芯粒的加密顶层网表。芯粒子系统将涵盖所有外设、GPIO IP、PLL以及顶层演示测试台，用于测试端到端流量、读写操作以及测试用例场景。对于封装设计文件，我们提供包含芯片凸块图的.mcm文件。同时，我们还提供封装堆叠要求以及基板材料和工艺指南。对于电路板设计文件，我们提供电路板参考设计，包括原理图、Gerber文件、PCB堆叠和阻抗布线规则。此外，我们还为具有自检功能的芯粒提供任务模式固件，包括接口IP的API。我们为主机PC OpenOCD脚本提供应用程序代码以连接到芯粒。提供C驱动程序用于通过UART或SPI接口与芯粒芯片进行通信。文档将全面涵盖芯粒的数据表、用户手册、电路板的物料清单和寄存器定义。”
这些交付成果涵盖了工作负载模型、性能模型、功耗模型、IP模型和物理模型。“所有IP模型都被整合在顶层网表中，”Hung Fung补充道，“性能和功耗通过模拟进行验证，并与IP测试芯粒相关联，随后也在工作台上对芯粒进行验证。在应用于芯粒之前，所有用于芯粒的IP都经过预先验证和硅验证。”
定义芯粒模型
在芯粒正式进入商业市场流通之前，芯粒建模领域尚需跨越重重挑战，然而这恰是我们一直追求的目标。目前，相关工作正在稳步向前推进，开放计算项目（OCP）与JEDEC携手合作，共同致力于芯粒模型的定义，便是这一进程的有力佐证。
“此次携手合作，旨在提出一种描述性语言，以便更有效地应对这一难题，”Eliyan战略营销副总裁Kevin Donnelly表示，“目前仍处于初期探索阶段，各方正竭力探索实施路径。若采用垂直整合模式，掌控全局，固然能确保所有组件模型的统一，但这无疑是个棘手问题。展望未来，要实现芯粒设计人员所期盼的即插即用组件，我们仍有很长的路要走，且面临诸多阻碍。一方面，我们需要构建模型，以明确哪些组件能够相互通信；另一方面，整个系统的互操作性亦是亟待解决的难题。”
这正是芯粒数据可扩展标记语言（CDXML）交换格式大显身手之处。Blue Cheetah创始人兼首席执行官Elad Alon指出：“正如每家企业都拥有独特的SoC设计与开发流程，同样地，每家企业在芯粒的设计与开发上也将形成各自的体系。这正是实现通用即插即用芯粒所面临的一大挑战，因为即便忽略与芯粒设计相关的所有物理因素，也很难找到完全遵循相同流程的企业。我们并非处于PCB领域，而是置身于封装领域，而封装在组装方面的容错度远低于PCB——不仅从机械或电气角度，更从周转时间的角度来看。PCB上的元件具有较大的灵活性，能够快速旋转调整。然而，封装却并非如此，尤其是在先进封装中。”
以SerDes或PCI Express为例，其连接已实现标准化。但对于芯粒而言，其定义尚不明确。“这是业界亟需克服的另一大挑战，也是阻碍实现即插即用环境的关键因素，”Donnelly补充道，“这是我们必须面对的问题之一。其中，内存与I/O最具意义，因为模拟、混合信号以及内存并不会随着逻辑工艺的演进而扩展。这一事实始终存在。我曾参与众多嵌入式内存项目，人们往往会选择具备闪存支持的工艺节点，而非他们真正心仪的节点。而现在，我们可以将这些组件剥离出来。移除SerDes，移除内存。专注于制造内存和SerDes的企业将生产芯粒并推向市场，这将推动一个必须跨越模型与互操作性等障碍的市场，逐步转变为真正的芯粒市场。”
PHY模型对于实现完整的系统级仿真同样至关重要。“这可以是一个纯数字化的Verilog模型，”Arteris产品管理与营销总监Ashley Stevens解释道，“对于大多数应用场景而言，无需对所有模拟功能进行建模。能够跳过耗时的PHY训练阶段，直接进入实际功能阶段，并以高度精确的模拟模型进行建模，将极大提升效率。”
芯粒的IP-XACT模型对于顶层连接与全系统寄存器管理而言同样不可或缺。此外，Stevens还指出，性能模型同样大有裨益，能够在合理的时间范围内模拟更长的工作负载与多个集群，从而为架构决策提供有力支持。“PHY模型本身相对简单，但它需要提供尽可能多的标准化接口，这些接口可由C2C/D2D链路两侧的架构模型提供并使用。”
功耗模型同样能够提供关键信息。“芯粒通常分为2D（包含多种变体）与3D两种类型，”他继续说道，“3D芯粒通过TSV互连实现集成。功耗（散热）可能是3D集成面临的一大挑战，但用户通常更关注2D芯粒的形式，如UCIe先进封装，其中芯粒安装于硅中介层上并通过其实现连接，或UCIe标准封装，其中芯粒安装于标准有机封装上，两种情况下的芯粒均为并排安装。”
然而，工作负载的确定仍需芯粒开发人员仔细考量。“作为IP提供商，我们采用合成工作负载进行测试，但所提供的模型应能够支持/适应客户指定的工作负载，”Stevens强调道，“模型本身的详细程度需在预期速度与准确性之间取得平衡。模型始终是某种形式的近似值，并不是适用于所有用例的单一模型。关键在于根据客户需求提供合适的模型。当前的重点在于芯粒的封闭生态系统，它们共同设计与验证，以确保能够协同工作。业内普遍希望构建一个芯粒生态系统，其中专为特定接口协议设计的芯粒能够在混合搭配环境中实现互操作与使用。这意味着在尚未确定最终连接芯粒的情况下，对芯粒进行独立验证。这将需要验证IP与模型来替代远程芯粒，从而确保芯粒能够与其它遵循相同标准构建的芯粒协同工作。目前，该行业尚未达到这一水平。”
理想情况下，模型还应能够在不同工具之间自由转移，但鉴于工具种类繁多，这一目标的实现往往困难重重。引脚级精确模型是几乎所有人都认可的一个有用级别。另一个有用的级别是用于软件启动的纯功能模型。介于这两者之间的是周期近似模型，其开发成本可能极高，但对于架构模拟而言具有重要价值。
是德科技信号完整性应用科学家兼高速数字应用产品经理Chun-Ting “Tim” Wang Lee提出了一些用户向IP提供商咨询的关键问题：
您如何缩小IP与模型之间的差距？
该模型在模拟中的使用灵活性如何？
芯粒模拟结果与测量结果之间存在何种关联？
如何定义芯粒模型的“准确度”？
需要新方法
推动这一切从系统级角度成功落地的关键催化剂，在于成功案例的积累。
“一旦有企业成功推出一系列备受青睐的产品，他们就会向外界宣告：‘这是我的芯粒插槽，欢迎各位前来这个充满机遇的游乐场。’Blue Cheetah的Alon如是说。除了明确插槽的定义，他们还将确立一套全面的评估与检查体系，涵盖建模、设计基础设施以及附属配套等多个层面。这一切都需要紧密衔接，形成一个完整的生态体系。我们期望在这一领域能够实现高度的标准化。那些已经涉足芯粒领域的玩家，无疑能够基于他们的学习与经验，做出贡献。但关键在于，所有这些都需要协调一致地推进。从激励的角度来看，除非有确凿的成功案例作为支撑，否则人们很难下定决心放弃内部积累的知识与经验，即便这些可能是他们眼中的竞争优势。而真正、具体的在他人SoC中获得插槽的机会，正是这一切变革的催化剂。”
这一趋势也在悄然改变着芯粒行业的格局。西门子的Fritz指出：“它赋予了那些需要购买、组装、封装和测试芯粒的企业更大的话语权。他们必须深入理解推动这一变革的商业模式，以及他们的最终客户所需。而非仅仅被动接受别人的安排：‘我不想失去对这个市场的控制，所以，这是你的芯粒，如果不满意，就另寻他家。’整个行业正在向更加积极的方向发展。”
但要实现这一目标，还需要一个敢于打破常规的“叛徒”，Fritz补充道，“我们需要有人站出来说：‘我真的不在乎那些冗长的委员会讨论，他们或许可以为此争论几十年，却迟迟无法做出决定。但我们已经在行动了。’随后，其他人都会纷纷效仿：‘哇，这竟然成功了。我也要这么做。’于是，一个事实上的标准便应运而生，我们迎来了真正的标准化时代，而非相反。标准化的动力在于降低成本，而在很多情况下，它也是一种延缓行业发展的策略，直到那些更大的贡献者准备好推动变革。因此，我们需要这样一个‘叛徒’。这个‘叛徒’可能是一家已经拥有完成芯粒关键部分所需IP的公司，因为他们无需担心许可问题，也无需进行任何繁琐的谈判。他们会向外界展示：‘看看我们已经取得了什么成就。如果你也想要，就在这里，这就是我们选择的道路。如果你想与我们的芯粒进行交互，就请遵循这个规则。’”