本文由半导体产业纵横（ID：ICVIEWS）综合
台积电表示，先进工艺的开发正按路线图推进，未来几年基本保持不变。
近日，台积电在其欧洲开放创新平台论坛上宣布，计划在2025年末开始大规模量产N2工艺，A16（1.6nm级）工艺则预计在2026年末投产。公司表示，先进工艺的开发正按路线图推进，未来几年基本保持不变。
新的生产节点采用台积电的超级电源轨（SPR）背面供电网络（BSPDN），可实现增强的供电，将所有电源通过芯片背面传输，并提高晶体管密度。但是，虽然BSPDN解决了一些问题，但它也带来了其他挑战，因此需要额外的设计工作。
从2025年末到2026年末，N2P、N2X和A16将陆续推出，不会同时出现，但都会在2026年年底前为大批量生产做好准备。这些技术有许多相似之处，包括采用GAA架构的晶体管以及高性能金属-绝缘体-金属电容器。
A16工艺还将结合台积电的超级电轨架构，即背部供电技术。这可以释放出更多的布局空间，提升逻辑密度和效能，适用于具有复杂信号及密集供电网络的高性能计算产品。与N2P工艺相比，A16在相同工作电压下速度快了8-10%，或在相同速度下功耗降低15-20%，同时密度提高至原来的1.1倍。
台积电设计解决方案探索和技术基准测试部门总监Ken Wang表示，从架构上讲，A16晶体管与N2晶体管相似。这简化了从N2迁移到该工艺技术的过程。
“从N2P到A16的逻辑布局迁移实际上非常简单，因为单元结构和大多数布局模式都完全相同，”Ken Wang说。“因此，除了保持相同的正面结构外，A16的优点还在于它继承了N2设备宽度调制的NanoFlex功能，以实现最大驱动强度。”
台积电的超级电源轨通过专门的接触器将背面供电网络直接连接到每个晶体管的源极和漏极，从而最大限度地缩短了导线长度和电阻，以最大限度地提高性能和功率效率。从生产角度来看，这种实现是最复杂的BSPDN设计之一，其复杂性超过英特尔的PowerVia。
然而，先进的BSPDN实现也意味着芯片设计人员必须完全重新设计他们的供电网络，以新的方式进行布线，因此，应用新的布局和布线策略，这是意料之中的。此外，他们还必须进行一些热缓解，因为芯片的热点现在将位于一组导线下方，使散热更加困难。
设计带有背面PDN的芯片本质上意味着采用新的实现方法，因为许多事情都在发生变化，包括设计流程本身。Ken Wang提到了使用新的热感知布局和布线软件、新的时钟树构造、不同的IR-Drop分析、不同的功率域和不同的热分析签核等。
考虑到新的实施流程，需要新版本的EDA工具和仿真软件。由于A16类似于台积电N2的节点，因此许多事情都已准备就绪，尽管Cadence和新思科技（Synopsy）等领先EDA制造商仅推出了“pre-0.5版本”工具。
“A16是一种适合复杂路线和高密度PDN设计的技术，”Ken Wang说。“然而，它也带来了新的挑战，因此需要额外的设计工作。我们的背面接触VB也需要认真完成硅验证。与此同时，我们有一个全面的A16 EDA支持计划，该计划正在进行中，我们将继续更新A16 EDA状态。”
值得注意的是，A16工艺未出先火，已经获得多方预定。此前有消息称，OpenAI将采用台积电最先进A16工艺制程，即1.6nm定制芯片，专为Sora打造。根据规划，OpenAI的ASIC芯片预计将陆续在台积电3纳米和后续A16制程中投片生产。
作为目前披露的最先进制程，A16也是台积电迈向埃米级的第一步，预计2026年下半年开始量产，2027年上市。相比之下，英特尔和三星的同级别工艺——14A和SF 1.4，预计要到2027年才能量产。
而且不同于英特尔，台积电曾表示，ASML最新的High-NA EUV光刻机并不是是生产A16工艺芯片所必需的。据悉，High-NA EUV光刻机每台的成本达3.8亿美元以上
但值得注意的是，A16的BSPDN工艺较为复杂且被台积电宣称为「世界首创」，目前还没有人正在大规模生产，因此这份计划仍有很大的变化空间。
*声明：本文系原作者创作。文章内容系其个人观点，我方转载仅为分享与讨论，不代表我方赞成或认同，如有异议，请联系后台。