前几天，网上有一则消息刷屏了，那就是众多媒体报道称，湖南大学的研究团队，成功的实现了超短沟道的垂直场效应晶体管（VFET）。
这种晶体管技术，可以把晶体管做到3nm大小，而沟道长度只需要0.65nm，几乎只有一个原子的大小。
而我们知道，在以往的芯片工艺中，沟道长度代表的就是芯片制程，也就是说0.65nm的沟道长度，就意味着0.65nm的芯片工艺。
要知道国内目前的技术还是14nm，台积电还在5nm，突然湖南大学搞出一个0.65nm，确实让人挺震惊的。
更重要的是，以往的芯片制造中，芯片工艺的提升，是高度依赖光刻机的精度的，比如7nm及以下的芯片，就要求EUV光刻机。
而湖南大学的这种垂直场效应晶体管，由于排列方式的不同，并不完全依赖于高精度的光刻机，考虑到目前国内根本就买不到EUV光刻机，而国产光刻机精度还在90nm。
所以这个新闻一出来，不火爆才怪呢。当然，也有人持怀疑态度，说过去的几年，关于国产芯各种突破，各种打破垄断，最后都全是吹牛皮，所以这个水份很大，不可信。
那么这则消息是真的么？确实是真的，大家可以去湖南大学的官网上看到，同时相关的论文发表在了国际顶尖杂志《Nature Electronics》上面，中文译为《自然·电子学》
但是要说明的是，这个还只是实验室的产物，真正要走向量产，走到生产车间用于工厂批量生产，可能还得很久。
那以这种技术的原理究竟是什么？我们要说说以往的芯片构成，我们知道芯片都是由晶体管组成的，而晶体管在芯片中均是平行排列的，所以提高芯片制程，其实也是怎么缩小晶体管与晶体管之间的距离，缩小晶体管的大小，那么这就要用到高精度的光刻机。
而湖南大学团队研究的是另外一种技术，就是垂直场效应晶体管，简单的来讲，就是晶体管不是平行排列的，是垂直排列的。这种纵向的结构具有天然的短沟道特性，半导体沟道位于底电极与顶部电极之间，沟道长度仅取决于材料厚度。
平行结构的沟道长度
垂直结构的沟道长度
而湖南大学的研究人员采用了范德华（vdW）金属电极集成方法，以二硫化钼（MoS2）作为半导体沟道的薄层甚至单原子层，也就是说沟道长度，其实就是一层二硫化钼材料的厚度，所以最短达到了0.65nm。
而垂直排列的晶体管，也不需要利用到高精度光刻机，来缩短晶体管与晶体管之间的距离，搭积木式的一层一层往上垒就行了，这就是不需要高精度光刻机的原因。
垂直结构的积木，中间间隔特别小
事实上，一直以来都有科学家在研发这种垂直场效应的晶体管，湖南大学不是第一个研究的，但以往大家没有找到好的材料，所以这种晶体管垂直排列时，会受到垂直隧穿电流的影响，导致是只要在10nm以下时，就不受栅极调控，没法实现。
而这次湖大团队是以范德华（vdW）金属电极集成方法，以二硫化钼（MoS2）为材料，形成理想的范德华金属-半导体界面，才实现到了0.65nm的厚度，让这项技术变为可行。