今年初台积电的封装技术路线呈现两种选择，一是不断加大CoWoS基板尺寸，即制造巨大芯片，另一个是系统级芯片（SoW）。台积电在欧洲开放创新平台（OIP）论坛上宣布，超大型基板CoWoS封装技术将于2027年通过认证，推出9倍光罩尺寸（reticle sizes），可采用12个HBM4内存堆栈。
最初的 CoWoS 在 2016 年实现了约 1.5 倍掩模版大小的芯片封装，然后发展到今天的 3.3 倍掩模版大小，可以将八个 HBM3 堆栈放入一个封装中。接下来，台积电承诺在 2025 年至 2026 年推出 5.5 倍掩模版大小的封装，最多可容纳 12 个 HBM4 内存堆栈。然而，这比该公司的终极版 CoWoS 逊色不少，后者可实现多达九倍掩模版大小的系统级封装 ( SiP ) ，板载 12 个甚至更多的 HBM4 模块。
该款 9 光罩 " 超级载体 "（'Super Carrier' ）CoWoS（为芯片和内存提供高达 7,722 平方毫米的空间）配有 12 个 HBM4 堆栈，计划于 2027 年获得认证，因此有理由预计它将在 2027 年至 2028 年间被超高端 AI 处理器采用。
台积电完全相信采用其先进封装方法的公司也会使用其系统级集成芯片 ( SoIC ) 先进封装技术垂直堆叠逻辑，以进一步提高晶体管数量和性能。事实上，借助 9 光罩 CoWoS，台积电预计其客户会将 1.6nm 级芯片放置在 2nm 级芯片之上，因此我们谈论的是极高的晶体管密度。
然而，这些超大型 CoWoS 封装面临着重大挑战。5.5 掩模版 CoWoS 封装将需要超过 100x100 毫米的基板（接近 OAM 2.0 标准的尺寸限制，尺寸为 102x165 毫米），而 9 掩模版 CoWoS 将超过 120x120 毫米的基板。如此大的基板尺寸将影响系统的设计方式以及数据中心如何配备以支持它们。特别是电源和冷却。说到电源，我们谈论的是每个机架数百千瓦，而说到冷却，我们谈论的是液体冷却和浸没式方法，以有效管理高功率处理器。