如果您希望可以时常见面，欢迎标星收藏哦~
来源：内容编译自wccftech，谢谢。
AMD 的最新专利申请显示，该公司正在考虑在其未来的 Ryzen SoC 中采用“多芯片堆叠”，从而实现芯片可扩展性。
Team Red 始终致力于创新其现有的消费级 CPU 产品线，该公司是第一家在其处理器中引入专用“3D V-Cache”模块（称为“X3D”产品线）的制造商。
现在，根据一份新的专利申请（通过@coreteks），据称 AMD 正在探索一种“新颖的封装设计”，据说这将创新芯片堆叠工艺，最终减少互连延迟，并带来显着的性能提升。
上述专利指出，AMD 计划采用一种创新的芯片堆叠方法，其中较小的芯片与较大的芯片部分重叠。该技术旨在通过为更多额外的芯片腾出空间来扩大芯片设计，从而在单个芯片上实现更多功能，最终将更有效地利用接触面积。通过这种方式，在芯片尺寸相同的情况下，AMD 可以整合更多核心数量、更大的缓存和更多的内存带宽，从而使其能够大幅提升性能。
关于这种方法的另一个有趣的事实是，Team Red 将能够通过这种方法减少互连延迟，因为重叠的芯片可以减少组件之间的距离，从而加快通信速度。而且，电源门控在这种安排下也不会成为大问题，因为隔离的芯片可以更有效地控制各个单元。
可以毫不夸张地说，AMD 确实是采用“多芯片”方法的先驱，不仅针对其处理器，还针对 GPU。在之前的一篇文章中，我们报道了 Team Red 如何探索 “多芯片”GPU 设计选项，这确实表明该公司致力于摆脱单片设计，转向多芯片配置，因为它们具有诸多优势。如果 AMD 在其主流 Ryzen SoC 中使用类似于“X3D”CPU 的方法，我们不会感到惊讶，但我们还得拭目以待。
鉴于来自英特尔的竞争日益激烈，Team Red 如果想在未来占据市场主导地位，就需要在 CPU 领域进行创新，而通过采用“多芯片”设计，AMD 肯定可以在 CPU 设计和实现方面取得优势。
https://wccftech.com/amd-patent-filing-reveals-unique-chip-stacking-method-significantly-scaling-up-die-usage/
半导体精品公众号推荐
专注半导体领域更多原创内容
关注全球半导体产业动向与趋势
*免责声明：本文由作者原创。文章内容系作者个人观点，半导体行业观察转载仅为了传达一种不同的观点，不代表半导体行业观察对该观点赞同或支持，如果有任何异议，欢迎联系半导体行业观察。
今天是《半导体行业观察》为您分享的第3956期内容，欢迎关注。
『半导体第一垂直媒体』
实时 专业 原创 深度
公众号ID：icbank
喜欢我们的内容就点“在看”分享给小伙伴哦