定义 2.5D 器件是缩小以适合封装的印刷电路板，还是超出单个芯片限制的芯片，可能看起来像是吹毛求疵的语义，但它可能对整体设计的成功产生重大影响。
平面芯片一直受到掩模版尺寸的限制，掩模版尺寸约为858mm2。除此之外，良率问题使得硅不经济。多年来，这限制了可以填充到平面基板上的特征数量。任何附加功能都需要设计到附加芯片中并与印刷电路板 (PCB) 连接。
2.5D封装技术的出现开辟了一条全新的扩展轴，允许多个小芯片在先进封装内互连。但这种封装设计的起点可能会对各种组件的组装方式、参与人员以及部署哪些工具以及何时部署产生重大影响。
2.5D 如今取得进展有几个原因。一是成本。“如果您可以构建更小的芯片或小芯片，并且这些小芯片经过设计和优化可以集成到封装中，那么就可以使整个产品变得更小，”Siemens Digital Industries Software 高级封装解决方案总监 Tony Mastroianni说道。“而且由于良率要高得多，这对成本产生了巨大影响。裸片尺寸芯片的良率不是 50% 或以下，而是可以达到 90% 的范围。”
使用 PCB 互连芯片也会限制性能。Eliyan 首席执行官兼联合创始人 Ramin Farjadrad 表示：“过去，我们将芯片单独封装，放在 PCB 上，并通过一些布线进行连接。” “人们开始面临双重问题。一是这些芯片之间的带宽受到 PCB 的限制，而封装上有限数量的球又限制了这些芯片之间的连接。”
与 PCB 相比，2.5D 的主要区别在于 2.5D 使用芯片尺寸。有更细粒度的电线，并且各种元件可以在中介层或封装中比在电路板上更紧密地封装在一起。由于这些原因，电线可以更短，可以有更多，并且带宽可以增加。
这会影响多个层面的性能。“由于它们距离如此之近，因此不会出现长时间的 RC 或 LC 运输延迟，因此速度要快得多，”西门子的 Mastroianni 说道。“您不需要芯片上的大型驱动器来驱动电路板上的长走线，因此功耗较低。您将获得数个数量级的性能提升和更低的功耗。一个常见的度量标准是每比特皮焦耳。移动比特所需的能量使得 2.5D 引人注目。”
尽管如此，心态仍然会影响最初的设计概念，并对整个流程产生影响。“如果你与die设计师交谈，他们可能会说这只是一个大芯片，”Cadence 定制 IC 和 PCB 部门的产品管理部门总监 John Park说道。“但如果你与封装设计师或电路板设计师交谈，他们会说它基本上是一个微型 PCB。”
谁是对的？Ansys产品营销总监 Marc Swinnen 表示：“公司内部的组织结构通常决定如何实现这一目标。” “从长远来看，你要确保你的公司的结构符合物理原理，而不是试图将物理原理与你的公司相匹配。”
显而易见的是，没有什么是确定的。“数字世界非常规律，每两年我们就会出现一个尺寸减半的新节点，”Cadence 的 Park 说道。“会有一些新的要求，但这是非常渐进的。封装是狂野的西部。今年我们可能会获得 8 种新的封装技术，明年 3 种，明年 12 种。其中许多来自代工厂，而过去仅来自外包半导体组装和测试公司（OSAT）和基板供应商。虽然代工厂是新进入者，但 OSAT 正在以较低的成本提供一些非常有趣的封装技术。”
造成这种情况的部分原因是不同的人群有不同的要求。“政府和军方将异构集成能力视为主要优势，”Ansys 的 Swinnen 说道。“他们并没有推动加工技术的发展。相反，他们正在设计诸如单片微波集成电路（MMIC）之类的东西，其中需要波导来传输超高速信号。他们从封装组装的角度来处理它。相反，高性能计算 (HPC) 公司则通过一堆具有高性能高带宽内存 (HBM) 的 5 纳米和 3 纳米芯片来实现这一目标。他们将其视为硅组装问题。他们看到的好处是架构的灵活性，他们可以添加内核和接口并为特定市场创建产品，而无需重新设计每个小芯片。他们将灵活性视为好处。军方将异构集成视为好处。”
01
材料
2.5D 封装技术中有多种材料用作基板，每种材料在成本、密度和带宽方面都有不同的权衡，并且每种材料都有必须克服的不同物理问题。主要区别点之一是凸块间距，如图 1 所示。
当谈论中介层时，它通常被认为是硅。“中介层可以是一大块硅（图 1 顶部），或者只是芯片之间的硅桥（图 1 中间）以提供连接，”Eliyan 的 Farjadrad 说道。“这两种解决方案都使用具有高密度的微凸块。中介层和桥提供大量高密度凸块和走线，从而为您提供带宽。如果您使用 1,000 条线路，每条线路的传输速度为 5Gb，则您将获得 5Tb。如果你有 10,000 个，你就会得到 50Tb。但这些信号的传播距离不能超过两到三毫米。或者，如果您避免使用硅中介层并继续使用有机封装（图 1 底部），例如倒装芯片封装，则走线的密度会减少 5 到 10 倍。然而，电线的厚度可以增加 5 倍到 10 倍。这是一个显着的优势，因为电线的电阻将按电线厚度的平方下降。该导线的横截面增大了该导线的平方，因此电阻显着下降。如果密度降低 5 倍，则意味着您可以将信号传输距离提高近 25 倍。”
对于某些人来说，这一切都与每毫米的带宽有关。“如果你有一个并行总线，或者一个高速并行接口，并且你想要每毫米的带宽，那么你可能会选择硅中介层，” Synopsys解决方案集团硬件工程高级经理 Kent Stahn 说。“有机基板损耗低、成本低，但缺乏密度。在这两者之间，有很多解决方案可以实现其中的一些功能，但成本却不同。”
选择基材材料还有其他原因。“硅中介层来自代工厂，因此可用性是一个问题，”Synopsys 解决方案集团的高级产品经理 Manuel Mota 说道。“由于产能被占用，一些公司在采购先进封装方面面临挑战。通过使用带宽密度稍低但可能足以满足您的应用程序的其他技术，您可以在其他地方找到它们。这正在成为一个关键方面。”
然而，所有这些技术都在快速发展。“标线极限约为 858 平方毫米，”Park 说。“人们谈论的中介层可能是这个尺寸的四倍，但我们的层压板尺寸要大得多。一些来自日本的层压基板正在接近我们可以从硅获得的相同水平的互连密度。我个人认为有机基材的发展趋势越来越明显。台积电 (TSMC) 的晶圆上芯片 (CoWoS) 使用硅中介层，并且已成为首选技术约 12 年。最近，他们推出了 CoWoS-R，它使用聚酰胺薄膜，更接近于有机类型的基材。现在我们听到了很多关于玻璃基板的信息。”
随着时间的推移，套餐内的总空间可能会增长。“代工厂继续制造 30 英寸印刷电路板大小的产品是没有意义的，”Park 补充道。“有些材料能够满足更大的设计需求。我们真正需要密度的是芯片到芯片。我们希望这些小芯片彼此相邻，互连长度为几毫米。我们希望事情很短。但其余部分只是将 I/O 扇形展开，以便连接到 PCB。”
这就是桥接受欢迎的原因。“我们确实看到了接口高速部分桥接的进展，”Synopsys 的 Stahn 说。“它的背面将是扇出，就像 RDL 扇出一样。我们看到 RDL 封装未来将更像传统封装。”
中介层提供额外的功能。“如今，99% 的中介层都是无源的，”Park 说。“没有前端，没有设备层。它纯粹是生产线的后端处理。您要在硅上添加三层、四层、五层金属层。这就是我们所说的无源中介层。它只是创建芯片到芯片的互连。但有人采用该芯片并将其变成有源中介层，基本上是为其添加了逻辑。”
这可能出于不同的目的而发生。“你已经看到一些公司在开发有源中介层，他们在其中添加了电源管理或一些控制逻辑，”莫塔说。“当你开始将有源电路放在中介层上时，它仍然是 2.5D 集成，还是变成 3D 集成？今天我们没有看到主动中介层的大趋势。”
不过，还有一些新问题。“你必须考虑热膨胀系数 (CTE) 不匹配，”斯塔恩说。“当两种具有不同 CTE 的材料粘合在一起时，就会发生这种情况。让我们从硅中介层开始。您可以获得更高瓦数的系统，其中 SoC 可以与其同行通信，但这会消耗大量电量。硅中介层仍然需要封装。CTE 不匹配发生在硅与封装材料之间。通过桥接器，您可以在需要的地方使用它，但它仍然是硅芯片到芯片。您必须进行热机械分析，以确保您提供的功率和 CTE 不匹配，从而形成一个可行的系统。”
虽然理论上信号长度可以变得更长，但这会带来一些问题。“当您在芯片内建立这些长连接时，通常会将这些路线限制在几毫米内，然后对其进行缓冲，”Mastroianni 说。“无源硅中介层的问题是没有缓冲器。这确实可能成为一个严重的问题。如果您确实需要建立这些联系，则需要非常仔细地计划。并且您确实需要确保正在运行时序分析。通常，您的封装人员不会进行此类分析。这更多是硅工程师通过静态时序分析解决的问题。我们确实需要引入 STA 流程并处理所有包含有机和硅类型痕量的萃取，这成为一个新问题。当您开始研究其中一些很长的迹线时，普通 STA 延迟计算器中假设的简单 RC 时序延迟不会考虑这些迹线之间的一些电感和互感，因此您可能会遇到严重的精度问题为了那些长长的痕迹。”
有源中介层有帮助。“使用有源内插器，您可以通过放置缓冲器或信号中继器来克服一些长距离问题，”Swinnen 说。“然后它又开始看起来更像芯片了，而且你只能在硅上做到这一点。您拥有英特尔的 EMIB 技术，他们将小芯片嵌入到中介层中，这是一个有源桥。该芯片与 EMIB 芯片通信，它们都通过这个小型有源桥接芯片与您通信，该芯片并不完全是一个有源中介层，但其作用几乎就像一个有源中介层。”
但即使是无源元件也会增加价值。“要做的第一件事就是在内插器中加入沟槽电容器，”Mastroianni 说。“这使您能够在重要的地方（靠近芯片）进行良好的解耦。如果将它们放在板上，您就会失去高速接口的很多好处。如果你可以将它们放置在中介层中，位于具有快速开关速度信号的位置的正下方，那么你可以获得一些局部去耦。”
除了材料不同之外，还有谁设计中介层的问题。Ansys 产品管理高级经理 Matt Commens 表示：“业界似乎将其视为设计人员的一个小 PCB。” “中介层通常是由封装工程师设计的，尽管它们是硅工艺。对于高性能的产品尤其如此。这似乎违反直觉，但他们有信号完整性背景，他们一直在设计传输线并最大限度地减少互连处的失配。传统的 IC 设计师从组件的角度进行工作。当然，业界告诉我们，他们指派来做设计工作的人是封装类型的角色。”
01
电源
PCB 和中介层之间的布线存在一些相当大的差异。“内插器布线要容易得多，因为与 PCB 相比，组件数量大大减少，” Fraunhofer IIS/EAS高效电子部门负责人 Andy Heinig 说道。“另一方面，由于金属层的电阻较高，而且电网被信号线切断，中介层上的电网要复杂得多。由于布线密度，芯片间接口的布线更加复杂。”
电力传输看起来非常不同。“如果你观察 PCB，你会发现它们将这些大的金属浇注区域嵌入层中，并且将需要穿过的区域留空，”Park 说。“你放下一堆铜，然后把其他的都清空。我们不能那样构建中介层。我们必须沉积互连，因此硅中介层上的电源和接地结构看起来更像数字芯片。但信号看起来更像是 PCB 或层压板封装。”
布线看起来确实更像是 PCB，而不是芯片。Park 补充道：“您会在连接焊盘或通孔的地方看到泪珠或圆角之类的东西，以创造更好的良率。” “如今的布线风格更适合 PCB，而不是数字 IC，在数字 IC 中，只有 90° 正交角和干净的布线通道。对于中介层来说，无论是硅中介层还是有机中介层，过孔通常都比导线大，这是一个典型的 PCB 问题。如果我们谈论的是数字路由器，那么路由器更像是一块小型 PCB，而不是芯片。”
TSV 也会产生问题。“如果你打算将它们视为正方形，那么你就会在拐角处失去大量空间，”Swinnen 说。“你确实希望这些物体周围呈 45° 角。硅路由器传统上是曼哈顿式的，尽管 RDL 路由有着悠久的传统，RDL 路由是连接凸块的顶层。传统上使用八角形凸块或圆形凸块，然后进行 45° 布线。它不像 PCB 布线那么灵活，但他们有重新分配层路由器，而且他们还有一些来自完全定制侧的路由器，具有完整的河流布线。”
声明：本文转自半导体行业观察编译自semiengineering，文章版权、观点归原作者所有，转载仅用于传播知识和分享信息，如有异议、意见或建议，请联系我们修改或删除，联系邮箱：kellyl@actintl.com.hk
https://semiengineering.com/2-5d-integration-big-chip-or-small-pcb/