复旦大学突破CFET晶体管技术，成功绕开了EUV工艺！
在老美的芯片规则之下，国内无法获取到EUV光刻机，导致先进的量产工艺被卡在了14nm上，原因就在于7nm以下工艺，需要用到极紫外光刻技术，才能实现晶体管的高精度尺寸微缩。
这项技术是由欧美主导的，极紫外光源设备制造复杂，因此它们一直都对我国采取高度的垄断和封锁，而在国内现有的节点下，只有实现了CFET晶体管技术，才能够实现高性能芯片的制造。
芯片产业发展遇瓶颈
数字化社会的全面普及，芯片的重要性愈发凸显，能够获取到什么样的芯片，直接决定着一个国家科技发展的上限，这也是芯片产业近些年成为关注焦点的原因所在，在芯片规则的不断升级下，国内唯有完成芯片的自主化，才能够彻底的解决问题。
台积电之所以能够成为最顶尖的芯片制造厂商，主要原因在于ASML提供的EUV光刻机，而台积电即时的技术反馈，也不断帮助到光刻机进行改良和升级，先进的工艺虽然短时间内解决了性能需求，但伴随着摩尔定律极限的靠近，也留下了一大堆急需解决的问题。
伴随着芯片工艺的提升，造芯过程中的成本也成倍增长，3nm芯片的设计成本达到了5.811亿美元，相比于28nm的4280万美元，已经提升了十几倍，然而越是先进的工艺，相较于上一代性能的提升越有限，就连苹果公司也不得不考虑产出比问题。
而台积电也面临着类似的问题，单片晶圆的价格也不断的上涨，28nm晶圆仅为3千美元，而3nm晶圆已经突破到了2万美元，多次向市场提出的涨价要求均被否决，3nm产能也正是因为成本问题，遭到了苹果、英特尔等厂商的否决，因此市场急需新技术来降低成本。
而目前市面上的芯片堆叠、芯粒等等技术，就是各大芯片厂商想出来的解决方法，利用后道的封装工艺，实现对于性能的提升，让不同架构的芯片封装在一起，在不改变原有制程工艺的情况下，实现性能的大幅度提升，虽然在一定程度上解决了问题，但并非是完美的方案。
而一直希望“弯道超车”的中国开始发力而来，但现有的技术节点，缺失了关键设备EUV光刻机，难以实现7nm以下的芯片制造，因此只能通过新工艺来提升芯片的性能，弥补在制程工艺上的不足，没想到这种走“捷径”的方式，还真的复旦大学给弄成功了。
复旦大学攻克关键技术
复旦大学选择从芯片设计上入手，对能够大幅提升密度的三维叠层互补晶体管（CFET）技术进行研发，硅基二维异质集成叠层晶体管技术被提出，引入到传统的硅基芯片制造当中，4英寸大规模三维异质集成互补场效应晶体管成功制备，集成密度在同等节点上实现翻倍，优越的器件性能直接体现了出来。
相比于硅基材质，二维原子晶体在原子层精度上的提升，让其在小尺寸环境的短沟道控制能力更加的优越，在按照正常程序制备的硅基上，融入三维堆叠的二硫化钼(MoS2)，经由一系列的反应形成异质CFET结构。
而二硫化钼的低温工艺能都与之高度兼容，避免器件退化的同时，还能够有效的降低工艺难度，该项技术一旦被全面应用，将有效降低晶体管的密度问题。
而CEFT晶体管技术已经被列为未来发展重点，被认为是用于2nm、3nm芯片制造的GAAFET工艺的“接班人”，如果能够与芯粒技术结合应用，就能够有效解决芯片制造的成本问题，目前英特尔已经开始展开对应的布局。
最为关键的是能够降低对先进工艺的依赖，只要性能够达标的话，很可能后续就不再需要EUV光刻机了，毕竟一台上亿美元的EUV光刻机，并非是想要就能要的，摆脱对于ASML的依赖，才是目前急需的。
如果能够实现CEFT晶体管技术的全面应用，只要国内能够实现28nm工艺自主化，就足以应对现阶段的一切需求，目前国内在芯片后道技术上，还是位于世界一流水平的，这也是我们弯道超车的关键，对此你们是这么看的呢？