EETOP消息，近日 Arm 研究团队表示，结合金属氧化物薄膜晶体管(TFT)和柔性聚酰亚胺，制成了全软性32 位可弯曲的柔性微处理器，将推动低成本、全软性智能整合系统发展。该成果已发布在Nature。
链接：https://www.nature.com/articles/s41586-021-03625-w
这款新产品被命名为PlasticArm，从外表看该处理器材质类似塑料，因此将其命名为PlasticArm，Arm表示这个基于32位Cortex-M0的芯片仅能接收128字节的RAM以及456字节的PRAM。
柔性处理器的优点
目前从笔电到汽车，再到各种智能型设备，微处理器都是所有电子设备的核心组件。近50 年前，处理器大厂英特尔发明世界第一个商用化微处理器，当时4 位处理器内建2,300 个晶体管，仅能进行简单算术运算。目前最先进64 位元微处理器，内建多达300 亿个晶体管，使用7 纳米制程生产。现阶段微处理器已深深进入人类生活。
与传统半导体器件不同，柔性电子器件构建在纸张、塑料或金属箔等基板上，并使用有机物或金属氧化物或非晶硅等有源薄膜半导体材料。与晶体硅相比，它们具有许多优势，包括薄度、一致性和低制造成本。薄膜晶体管 (TFT) 可以在柔性基板上制造，其加工成本比在晶体硅晶片上制造的金属氧化物半导体场效应晶体管 (MOSFET) 低得多。TFT 技术的目标不是取代硅。随着这两种技术的不断发展，硅很可能会在性能、密度和功率效率方面保持优势。然而，
微处理器是每个电子设备的核心，包括智能手机、平板电脑、笔记本电脑、路由器、服务器、汽车，以及构成物联网的智能设备。尽管传统的硅技术已将微处理器嵌入到了地球上的每一个智能设备中，但它面临着使日常物品变得更智能的关键挑战，例如瓶子（牛奶、果汁、酒精或香水）、食品包装、服装、可穿戴贴片、绷带等等。成本是阻碍传统硅技术在这些日常用品中可行的最重要因素。尽管硅制造的规模经济有助于显着降低单位成本，但微处理器的单位成本仍然高得令人望而却步。此外，硅芯片并不具备天生的薄、柔韧和贴合。
另一方面，柔性电子产品确实提供了这些理想的特性。在过去的 20 年中，柔性电子产品已经发展到提供成熟的低成本、薄型、柔性和适应性强的设备，包括传感器、存储器、电池、发光二极管、能量收集器、近场通信/射频识别和印刷电路比如天线。这些是构建任何智能集成电子设备的基本电子元件。缺少的部分是灵活的微处理器。
柔性处理器的难点
之前尚未做出可行的柔性微处理器的主要原因是，需要在柔性基板上集成相对大量的 TFT 以执行各种计算。这在新兴的柔性的 TFT 材料技术出现之前是不可能的。
早期的柔性处理器作品是基于显影8位CPU，使用低温多晶硅TFT的技术，其具有高的制造成本和差的横向伸缩性。最近，基于二维材料的晶体管已被用于开发处理器，例如使用二硫化钼 (MoS 2 ) 晶体管的 1 位 CPU和由互补碳纳米管晶体管构建的 16 位 RISC-V CPU。然而，这两项工作都是在传统的硅晶片上而不是在柔性基板上进行演示的。
构建基于金属氧化物TFT的处理元件的首次尝试是一个8位算术逻辑单元，它是CPU的一部分，与一个在聚酰亚胺上制造的可编程的ROM相配合。最近，Ozer等人提出了金属氧化物TFT中原有的灵活的专用机器学习硬件。尽管机器学习硬件18有最复杂的柔性集成电路（FlexIC），用金属氧化物TFT制造，大约有1400个门，但FlexIC不是一个微处理器。此次Arm所推出的可编程处理器方法比机器学习硬件更通用，它支持丰富的指令集，可用于编程各种应用，从控制代码到数据密集型应用，包括机器学习算法。
柔性微处理器有三个主要组成部分--（1）32位CPU，（2）包含CPU和CPU外设的32位处理器，以及（3）包含处理器、存储器和总线接口的片上系统（SoC）--所有这些都是用金属氧化物TFT在柔性基底上制造的。
这款柔性32位处理器来自于支持Armv6-M架构的Arm Cortex-M0+处理器19（丰富的80多条指令）和现有的软件开发工具链（例如，编译器、调试器、链接器、集成开发环境等）。PlasticARM能够从其内部存储器运行程序。PlasticARM包含18,334个NAND2等效门，这使得它成为有史以来在柔性基底上用金属氧化物TFT制造的最复杂的FlexIC（至少比以前的集成电路复杂12倍）。
PlasticARM系统架构
Arm 研究团队此次结合金属氧化物薄膜晶体管和柔性聚酰亚胺，制成名为「PlasticARM」完全软性32位微处理器，可整合至内建存储器的电路架构运作。
PlasticARM的芯片架构如图1a所示。它是一种 SoC，包括源自 32 位 Arm Cortex-M0+ 处理器系列的 32 位处理器、存储器、系统互连结构和接口块以及外部总线接口。
图 1：PlasticARM 架构和特性
图1a , SoC 架构，显示了内部结构、处理器和系统外设。该处理器包含一个 32 位 Arm Cortex-M CPU 和一个嵌套向量中断控制器 (NVIC)，并通过互连结构 (AHB-LITE) 连接到其内存。外部总线接口提供通用输入输出 (GPIO) 接口以与测试框架进行片外通信。
图1b，PlasticARM中使用的CPU与Arm Cortex-M0+ CPU的特点比较。这两个CPU都完全支持Armv6-M架构，具有32位地址和数据能力，以及来自整个16位Thumb和32位Thumb指令集架构的子集的总共86条指令。CPU的微架构有一个两级流水线。寄存器在Cortex-M0+的CPU中，但在PlasticARM中，寄存器被移到SoC中基于闩锁的RAM中，以节省Cortex-M的CPU面积。最后，这两个CPU相互之间以及与同一架构家族中的其他CPU是二进制兼容的。
图1c，PlasticARM的芯片布局，在白色方框中表示关键块，如Cortex-M处理器、ROM和RAM。
图1d, PlasticARM 的芯片显微照片，显示了芯片和核心区域的尺寸。
该处理器完全支持 Armv6-M 指令集架构，这意味着为 Cortex-M0+ 处理器生成的代码也将在派生自它的处理器上运行。处理器由 CPU 和与 CPU 紧密耦合的嵌套向量中断控制器 (NVIC) 组成，用于处理来自外部设备的中断。
SoC 的其余部分由存储器（ROM/RAM）、AHB-LITE 互连结构（高级高性能总线 (AHB) 规范的一个子集）和将存储器连接到处理器的接口逻辑以及最后一个外部用于控制两个通用输入输出 (GPIO) 引脚以进行片外通信的总线接口。ROM 包含 456 字节的系统代码和测试程序，并已实现为组合逻辑。128 字节的 RAM 已实现为基于锁存器的寄存器文件，主要用作堆栈。
图1b显示了PlasticARM中使用的Cortex-M和Arm Cortex-M0+的比较。虽然PlasticARM中的Cortex-M处理器不是标准产品，但它实现了支持16位Thumb和32位Thumb指令集架构子集的Armv6-M架构，因此它与同一架构系列的所有Cortex-M类处理器（包括Cortex-M0+）二进制兼容。PlasticARM中的Cortex-M与Cortex-M0+之间的关键区别是，我们在SoC中为CPU寄存器分配了特定的RAM部分（约64字节），并将它们从CPU移到PlasticARM中Cortex-M的RAM中，而在Cortex-M0+中，寄存器仍在其CPU内。通过消除CPU中的寄存器并使用现有的RAM作为寄存器空间，CPU面积大幅减少（约3倍），代价是寄存器访问速度变慢。
后续计划
总的来说，PlasticARM性能还不是很好。它的最大时钟速度仅位29kHz，在这个速度下消耗大约20毫瓦。这听起来可能很小，但在标准硅上实现的M0+只需要10微瓦多一点就能达到兆赫。从积极的一面看，它有超过18000个单独的门，这比之前描述的柔性处理器高出一个数量级。它还成功地执行了ROM中的所有软件。
该团队已经在计划其下一步，这主要涉及降低功耗。鉴于该处理器的性能与标准硅之间的差距，这种减少是适当的。研究人员还希望将门数提高到10万以上，尽管他们认为这种方法最终会在低于一百万门的地方达到最大值。
关注创芯人才网，搜索职位
关注创芯大讲堂，祝您IC技能更上一层楼！