真正的下一代3D芯片堆叠可能就在眼前，因为来自比利时微电子研究中心(InteruniversityMicroelectronics Centre, IMEC)的研究人员刚刚实现了一项技术突破，使多达四个半导体层可以堆叠在一起。与传统的二维制造技术相比，这可以节省高达50%的成本，该技术将可能被用于未来最好的CPU和最好的显卡芯片。
这一成就比AMD宣布的、台积电支持的SRAM堆叠技术更上一层楼，因为该特殊工艺目前只能将两个芯片（在AMD的案例中，第一层是Zen 3 CCX，第二层是96MB的SRAM缓存）粘合在一起。而IME的研究人员展示的工艺成功地通过TSV（硅通孔）粘合了四个独立的硅层，允许不同芯片之间进行高速通信。
AMD的Lisa Su展示垂直堆叠SRAM的Ryzen 9 CPU。(图片来源：AMD)
TSV和它们所实现的主动式晶圆堆叠被誉为维持（甚至改善）摩尔定律的最重要的技术突破之一，因为它们允许更宽的信息总线，不需要以极高的频率来实现性能目标。这反过来又使设计更加密集，因为以前水平排列的一些组件现在可以垂直堆叠。它还允许更高的功率效率，更有效的散热，甚至可以提高产能。最后一个原因是，例如，集成在CPU中的不同组件现在可以在不同的晶圆中制造，而不是旧的单片式方式，从而自动增加对制造缺陷的恢复能力。
粘合和主动连接四层三维硅堆的（极其简化的）三步骤过程。(图片来源：IME)
IME实施的制造方法是通过"......将面对面和背对背的晶圆键合与堆叠后的一步式TSV相结合 "实现的。这意味着，第一层、底层的 "面 "朝向第二层，而第二层也朝向它；第二层的 "背 "朝向第三层的背，而第三层又朝向第四层的面。在这些层被粘合后，IME接着沿着专门设计的路径进行蚀刻，对它们进行 "打孔"，最终成为数据流经的TSV。
IC公开课，免费！
Calibre提升芯片良率、芯片功耗分析与优化
【7/23 名额有限，提前预约 】