量产依旧遥遥无期。
作者 | 创造一下
编辑 | Momo
距离 5nm 制程芯片被塞进手机里还不到一年，下一代制程的 3nm 芯片尚未投产，而与此同时，围绕 2nm 的角逐却已悄然进入白热化阶段。
出乎意料的是，这一次“抢跑” 2nm 制程的，并非第一梯队的“老面孔”台积电和三星，而是昔日的“蓝色巨人”IBM。
待机4天，2nm芯片是什么体验？
就在北京时间 5 月 6 日，IBM 正式对外公发布了全球首个 2nm 制程芯片。凭借更紧凑的设计，IBM 能在一个指甲大小的芯片上塞进 500 亿个晶体管，平均下来（以指甲面积约 150m㎡ 计算），这块 2nm 制程芯片的晶体管密度约 333.33MTr/m㎡（每平方毫米3.33亿个晶体管）。作为对比，台积电的 5nm 制程芯片每平方毫米约有 1.71 亿个晶体管。
制程越小，能容纳的晶体管越多，随之就会提升芯片的性能，与电信号的传播效率。根据 IBM 公布的资料，相比目前主流智能手机使用的 7nm 芯片，而在 IBM 2nm 工艺加持下，芯片能在同等功率下将运算速度提升 45%，或者在同等性能的情况下，减少 75% 的能耗。
直观体验上，这就意味着手机更加轻薄、不卡顿、也更省电。IBM 称，使用 2nm 芯片的设备，电池寿命可能是使用 7nm 芯片组的 4 倍，这意味着，手机待机时长有望延长到 4 天。
不过，值得注意的是，目前 IBM 的 2nm 工艺只是在实验室中做出来的。鉴于当前台积电和三星都仍未跨过 3nm 量产的门槛，且 IBM 自身没有先进制造技术，这个 2nm 芯片在未来很长一段时间内，都还只是一个概念。
况且一个工艺从实验室到大规模量产，还需要经历漫长的良率爬坡过程，真正用到 2nm 芯片恐怕还需要很多年的时间。
事实上，比 2nm 制程芯片本身更值得关注的，是芯片背后的技术。随着制程工艺的演进，特别是进入到 10nm 之后，芯片如何逼近甚至突破物理极限，“摩尔定律”的故事又要怎样继续讲下去呢？
制程演化已逼近极限
1971 年 11 月 15 日，英特尔在美国《电子新闻报》上刊登了一则广告，广告的主角是一种新型芯片，它可以根据你的指令来执行不同的操作。
这枚芯片就是 Intel 4004，人类历史上第一枚微型电脑处理器，它在 3mm×4mm 的尺寸里塞进了 2300 个晶体管，采用了五层设计，10 微米制程，每秒运算9万次，代表了当时最先进的半导体器件制造水平。
也就是在这枚芯片诞生的 6 年前，戈登·摩尔提出以自己名字命名的「摩尔定律」，这位英特尔的联合创始人提出了一个大胆的设想：集成电路上可容纳的元器件的数量每隔 18 至 24 个月就会增加一倍，性能也将提升一倍。
工程师们很给力，在此后的 40 年多间，尽管包括英伟达 CEO 黄仁勋在内的大佬们，时不时就会发出“摩尔定律已死”的感叹，但这些言论总以更高制程芯片诞生的打脸定律而告终。
2004 年，制程工艺第一次从 μm 微米进化到了 nm 纳米；进入新世纪第二个十年后，手机芯片取代笔记本电脑，成为推动制程工艺继续发展的主要动力。2010 年，三星 Exynos 9 和高通骁龙 835 等采用 10nm 制程的芯片诞生，此后，芯片迭代逐渐进入“挤牙膏”的状态——直到 2018 年，苹果在 iPhone XS 上首先用上了 7nm 制程的 A12 Bionic 芯片；之后 2020 年，人类的半导体器件制造工艺才正式进入 5nm 时代。
而在 5nm 节点之后，制程则遇到了更严重的问题：传统的晶体管结构已逼近物理极限，如果想要继续前进，就要在结构设计上做调整。
2nm是终点吗？
起初，晶体管是以平面的顺序排列，然而这种方式注定无法最大限度利用空间，当晶体管的尺寸缩小到 25nm 以下时，这种传统的平面场效应管（PlanarFET）的尺寸就已达到其物理极限。
随后，一种叫做 FinFET 的晶体管结构诞生了，在此前的很长一段时间内，它都是半导体界的主流解决方案，成为了驱动芯片产业发展的最大动力。
FinFET 的主要思想就是将晶体管的排列立体化，通过在垂直方向的缩放来增加晶体管的沟到和栅极之间的接触面积，从而得到更快的切换时间与电流密度。
然而，和 PlanarFET 一样，FinFET 也并非终极解决方案，当芯片制程来到 3nm 时，它开始难以满足晶体管所需的静电控制，出现了严重的漏电现象，这使得芯片核心晶体管又面临着重新的设计和改造。
在这个过程中，2019 年三星 3nm 制程率先采用了名为 GAA（环绕式栅极）的晶体管技术，并在 GAA 基础上做了改良，把晶体管通道从原来的小圆柱体，换成了更宽的纳米片，纳米片越宽，芯片的性能也越高，但随之而来的功耗也越大。
IBM 的 2nm 制程所采用的技术，也是同样的结构，三层纳米片，每片纳米片宽 40nm，高 5nm，间距 44nm，栅极长度 12nm。
此外，该芯片还首次使用了底部电介质隔离、内部空间干燥工艺等工艺，帮助减少漏电、减低能耗，这些使得让 IBM 在芯片制程上迈出了一小步。
不过，正如前面提到的，实验室与量产之间还有巨大的鸿沟。据 AnandTech 报道，台积电目前计划在今年年底前开工投产 4nm 芯片工艺，并在 2022 年实现量产，3nm 节点的进程更远，最早也要等到 2022 年下半年。
自从 1971 年第一枚 10 微米芯片诞生至今，几乎没有任何一个制程的芯片能具备 3 年以上的统治力。而从目前的情况来看，即便按照理想进程计算，最早在 2023 年前，我们仍将停留在 5nm 的时代。
尽管如此，新制程仍然值得期待，我们正在上一个世代中无限逼近摩尔定律的瓶颈，而当跨越这个节点后，我们对世界认知的极限是必定会随着拓宽，科技的发展，可能正在来到另一个加速的拐点。
|相关推荐|
5年5轮融资背后，威胁情报领军企业微步在线成长逻辑 侯杰超：实现客户价值传递是To B创业者取胜之匙智加科技：让自动驾驶的轮子转起来
中国VC黄金时代褪去，投资人依然在“玩儿火” 升哲科技：挽救127个生命，物联网公司“智慧”突围