半导体制程不断微缩，芯片线宽收敛至7、5 纳米，甚至是未来3 纳米，以及先进封装推动多芯片堆叠趋势与芯片安全性，业者为确保每颗芯片效能稳定度，改采全面检测，带动测试介面需求只增不减。

业界分析，随着线宽越密集，误差容许度降低，若能在前端晶圆测试挑检出不良品，除可避免后面制程的成本消耗，也可缩短制造时程，因此不再采取抽样检测，改采全面检测。

再者，半导体进入先进制程如 7 纳米后，EUV 技术已成常态，由于 EUV 设备单价动辄超过 1 亿美元以上，开发成本已非成熟制程可比拟，测试介面的销售单价也顺势提升。

且先进制程应用领域多元，除了消费型的手机、物联网等，也涵盖自动驾驶、AI 等应用，由于相关领域事关安全性，全面检测成为量产必备要素，因此随着先进制程陆续放量，对测试介面的需求也大增，呈现量价齐扬局面，四大业者营运也可望跟着进补。

由于微信公众号近期改变了推送规则，如果您想经常看到我们的文章，建议将“芯片时代”设为星标。方法如下：进入公众号主页后点击右上角「三个小点」，点击「设为星标」，我们公众号名称旁边就会出现一个黄色的五角星。