题记：新材料，不同的设计方法可能会对大多数电力电子产品产生长期影响。
从可穿戴和便携式电子产品的感应充电器到电动汽车的充电级，电力电子产品正在蓬勃发展。
德州仪器（TI）的Kilby Labs电源管理总监Yogesh Ramadass表示，到2030年，估计将有80％的美国电力通过某种形式的电源转换器。特别是交通运输应用，要求将高电流密度和高开关速度与具有挑战性的组合相结合，并与支持功率调节，尖峰检测和类似功能的控制逻辑相结合。
硅BCD（双极性CMOS-DMOS）是其中许多应用的现有技术。它合并了用于模拟功能的双极元件，用于数字逻辑的CMOS和用于高压元件的双扩散金属氧化物半导体（DMOS）。多伦多大学的研究员Olivier Trescases及其同事在12月的虚拟IEEE电子设备会议上发表讲话说，BCD提供了很多理想的特性，包括高密度，高开关速度，良好的温度稳定性，低Vt变化和高成品率 等。
图1：Silicon BCD平台。 资料来源：意法半导体
但是，功率器件的关键参数取决于半导体带隙。 宽间隙半导体可满足硅无法提供的高功率密度的应用。
图2：电力电子潜在半导体的带隙。 资料来源：Wikipedia，IOPScience
麻省理工学院林肯实验室的负责人马克·霍利斯（Mark Hollis）在12月的材料研究协会虚拟会议上发表的论文中，研究了关键区域（雪崩击穿发生的区域）与宽禁带半导体的带隙之间的关系。 文献中报道的值可能使用不同的掺杂水平，器件设计和测试条件。 MIT小组提出了一种归一化关系，以允许在不同设计和材料之间进行比较。
方程1：
方程1
其中PT和NPT分别表示穿通和非穿通器件，ND是掺杂水平，q是存储电荷，W是器件宽度，εcrit是临界场，ε是介电常数。 利用这种关系对可用的实验数据进行归一化，他们发现了以下的最佳幂律：
εcrit?Eg^1.86
Baliga的品质因数是第二个重要参数，适用于传导损耗占主导地位的低频器件。 在以下方程式中定义。
方程 2: BFOM = permittivity x mobility x bandgap^3
高频系统还必须考虑由于晶体管输入电容的充电和放电所引起的开关损耗。
为什么是GaN？
在可用的候选材料中，GaN具有吸引力，因为它可以通过CMOS兼容工艺在硅上经济高效地生长，并具有高迁移率和低寄生电容。 GaN沉积方法得到了很好的理解，因为该材料用于许多固态照明组件中。 Trescases观察到GaN晶体管可以在超过1MHz的频率下切换至600V。结果，它已成为高频放大器和开关应用的主要平台。
但是，GaN功率器件和外围驱动器电路之间的键合线通常是硅，通常是高频性能的瓶颈。将功率器件和驱动器电路组合在单个GaN组件中将有可能减少寄生效应，并允许集成片上尖峰检测和其他可靠性增强功能。
相对于硅BCD，Trescases说GaN工艺技术的成熟度要低得多，而特征尺寸要大得多。由于额定和最大栅极电压之间的裕度相对较小，因此过应力的风险也更高。仅增强模式的器件可用。目前没有生产就绪的p沟道GaN器件。结果，GaN电路只能使用电阻晶体管或直接耦合的FET逻辑，这两者都消耗相对大量的静态功率并且具有相对较高的栅极泄漏。
香港科技大学电子与计算机工程系教授陈凯文（Kevin Chen）在IEDM演讲中解释说，有两种不同的商用GaN HEMT技术。两者都使用带有欧姆或肖特基型栅极的p型GaN栅极层，并且栅极堆叠与硅MOSFET设计有很大不同。例如，肖特基型HEMT中的pGaN栅极层是浮置的。随着施加开关瞬态，存储在栅极层中的电荷使阈值电压动态变化。这种移动是设备固有的，不是应力损坏或质量差的迹象。尽管如此，它仍会影响反向导通，并需要更大的栅极驱动电压来进行补偿。
“集成”意味着什么？
完全集成的GaN电源电路将需要功率晶体管以及逻辑门和无源元件。 Trescases描述了五个集成级别。最基本的“ 0”级别只是将多个功率器件放在单个基板上。此级别需要绝缘衬底（例如，SOI上的GaN）进行隔离，但除此之外，与分立组件相比，制造起来并不难。级别1添加了栅极驱动器。这些仅需几个额外的晶体管，即可显着降低寄生电感。通过降低误导通的风险，集成驱动器可以提高器件寿命和散热性能。
2级集成增加了感应和电平转换功能，支持更复杂的信号调理电路。这些通常需要少于50个设备，并且少于总功率设备电路面积的1％。 2级集成还有助于监控设备的运行状况，这对于许多建议的GaN应用所针对的极端工作环境至关重要。
Trescases认为，第3级集成，增加片上辅助电源，闭环检测和保护电路，将需要大幅提高良率并缩小功能尺寸。目前的GaN技术根本无法为闭环数字控制制造足够快的栅极。同样，要达到Si-BCD中现在可用的水平，具有先进诊断和完全闭环控制的4级集成也需要数百个逻辑门。 Trescases认为，这还需要几年的时间。此外，当前的GaN电路具有较高的静态功耗和较差的轻负载效率，因此对于低于50 W的应用，这种集成水平可能是不希望看到的。
香港小组展示了采用单片GaN CMOS反相器，环形振荡器和其他组件向互补GaN逻辑迈进的步骤。他们使用相对较大的器件实现了MHz而不是GHz范围内的切换速度。性能和尺寸都有可能得到改善。 Chen说，由于GaN中电子迁移率和空穴迁移率之间存在很大的不匹配，因此，对于通用CMOS逻辑来说，它不是一个好的选择。但这对于电源电路的逻辑控制是非常有前途的。将GaN的快速开关速度与SiC对高电流密度的非常成熟的支持相结合也将很有吸引力。
单片硅和GaN可以兼得吗？
尽管这样的项目令人兴奋，但英特尔组件研究工程师Han Wui Then在IEDM演讲中表示，p沟道GaN器件的开发仍处于初步阶段。同时，鉴于p沟道硅具有高空穴和电子迁移率，它是n沟道GaN的极佳补充。将两者合并为一个芯片将减少寄生效应并改善信号完整性。
像异构硅集成一样，将硅和GaN器件组合在一起会使制造和设计变得复杂。例如，晶圆对晶圆的键合可以连接预先存在的电路块，但是成本和设计复杂性可能会限制潜在的互连密度。多晶硅直接在GaN上生长不需要模板，并且可以在GaN晶体管制造后沉积硅。尽管初步研究发现了可观的器件特性，但是多晶硅的随机取向会导致器件的性能波动变化。
然后，该研究小组在硅上沉积了外延GaN，实现了350GHz的开关频率和1.7mA /微米的漏极电流，这两项都是GaN NMOS在硅上的记录。不幸的是，硅器件通常使用（100）表面，而GaN生长需要（111）表面。 （111）硅表面的迁移率较差，并且界面状态也更多，从而降低了氧化物的可靠性。
用相当厚的薄膜可以获得最佳的GaN质量，从而允许在GaN器件和硅之间形成应力松弛位错。但是，在Intel工艺中，厚层容易产生厚度均匀性差异。然而，他们在实践中将能够实现哪种设备密度目前尚不清楚。
相比之下，单片层转移使两种工艺技术和设计规则脱钩，从而在两种材料中都表现出最佳特性。英特尔小组转移了一层没有器件的氮化镓层，从而避免了与晶圆间键合相关的对准问题。
GaN是电力电子的未来吗？
为了取代硅，GaN将需要更小的特征尺寸，更稳定的制造工艺以及可靠的高量产器件。 Trescases说，工艺开发工具包还处于起步阶段，“ 15年前是Si-BCD。”他说，现在，GaN“具有闪电式快速功率器件，对支持电路具有严重约束，这使得电路设计非常具有挑战性。”因此为了使GaN电力电子器件发挥其潜力，其支持电路将需要尽快赶上。
（翻译自：semiengineering）